# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-069663

(43) Date of publication of application: 11.03.1994

(51)Int.CI.

H05K 3/46

H01G 4/12

(21)Application number : 04-241231

(71)Applicant : SONY CORP

(22)Date of filing:

18.08.1992


(72)Inventor: IIDA MASAYOSHI

# (54) MULTILAYERED SUBSTRATE INCORPORATING CAPACITOR

# (57)Abstract:

PURPOSE: To provide a multilayered substrate incorporating capacitors in which the incorporated capacitors are closely arranged so that they cannot interfere with each other.

CONSTITUTION: The title multilayered substrate 20 is composed of a plurality of insulator layers 11a, 11b, and 11c and at least one capacitor constituting layer 12 and electrode sections 13 are formed in accordance with a conductive pattern between and on the upper and lower surfaces of each layer. In the multilayered substrate 20, the layer 12 is constituted of dielectric layers 12a, 12b, and 12c only in the areas between each capacitor electrode section and, in the other areas, the layer 12 is constituted of insulator layers 12d.



# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration] [Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## (citation F-2)

Japanese Patent Laid-Open Publication No. H6-69,663

Publication Date: March 11, 1994

Application No. H4-241,231 filed August 18, 1992

Inventor: Masayoshi IIDA Applicant: Sony K.K.

Title of the invention: Multi-layer Substrate with Built-in Capacitor

# (Claim 1)

A multi-layer substrate with a built-in capacitor, wherein the substrate (20) comprises a phurality of insulation layers (11a, 11b, 11c) and at least one capacitor forming layer (12), said layers are disposed on top of each other and electrode portions (13) are provided by conductive patterns between the layers and on the upper and lower surfaces of the substrate, characterized in that said capacitor forming layer is formed of a dielectric layer (12a, 12b, 12c) only in regions between at least one opposing pair of capacitor electrodes (13a-13b, 13c-13d, 13e-13f) and that the other regions are formed of an insulation layer (12d).

# (Abridgment of the description)

The claimed invention relates to a multi-layer substrate with a built-in capacitor. As shown in the drawings, the substrate 20 comprises a plurality of insulation layers 11a, 11b, 11c disposed on top of each other and a capacitor forming layer 12 disposed between the layers 11b and 11c. A patterned electrode 13 is disposed between the layers, as well as on the upper and lower surfaces of the substrate, and portions of the electrodes 13 are connected together through vias 14. The capacitor forming layer 12 is formed of a dielectric material at regions between paired electrode portions 13a-13b, 13c-13d, 13e-13f to form separate capacitors 15, 16 and 17. The other regions of the layer 12 are formed of an insulation material 12d for electrically separating the capacitors.

# (19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-69663

(43)公開日 平成6年(1994)3月11日

(51)Int.Cl.\*

識別記号

FΙ

技術表示箇所

H 0 5 K 3/46

Q 6921-4E

庁内整理番号

H01G 4/12

418

審査請求 未請求 請求項の数4(全 5 頁)

(21)出願番号

(22)出顧日

特顯平4-241231

平成 4年(1992) 8月18日

(71)出版人 000002185

ソニー株式会社

東京都品川区北品川 8丁目7番35号

(72)発明者 飯田 眞衰

東京都品川区北品川 8丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 岡▲崎▼ 信太郎 (外1名)

### (54) 【発明の名称】 コンデンサ内蔵多層基板

### (57) 【要約】

【目的】 本発明は、内蔵コンデンサが、互いに干渉す るようなことなく、互いに接近して配設され得るように した、コンデンサ内蔵多層基板を提供する。

【構成】 複数の絶縁体層11a,11b,11c及び 少なくとも一つのコンデンサ構成層12とから成り、各 層の間及び上面及び下面に導電パターンによる電極部1 3が備えられている、コンデンサ内蔵多層基板におい て、このコンデンサ構成層が、互いに対向するコンデン サ電極部の間の領域のみ、誘電体層12a,12b,1 2 c により形成されていて、他の領域が、絶縁体層12 dにより形成されるように、コンデンサ内蔵多層基板 2 0を構成する。



#### 【特許請求の範囲】

【請求項1】 互いに積層された複数の絶縁体層及び少 なくとも一つのコンデンサ構成層とから成り、各層の間 及び上面及び下面に導電パターンによる電極部が備えら れている、コンデンサ内蔵多層基板において、

このコンデンサ構成層が、少なくとも一つの互いに対向 するコンデンサ電極部の間の領域のみ、誘電体層により 形成されていて、他の領域が、絶縁体層により形成され ていることを特徴とする、コンデンサ内蔵多層基板。

【請求項2】 前記各誘電体層が、互いに、絶縁層を介 10 して、絶縁されていることを特徴とする、請求項1に記 戦のコンデンサ内蔵多層基板。

【請求項3】 前記誘電体層が、上面または下面に電極 を付した小片ブロックから構成されていることを特徴と する、請求項1または2のいずれかに記載のコンデンサ 内蔵多層基板。

【請求項4】 前記コンデンサ構成層が、小片ブロック 状の誘電体層を、絶縁体層中に埋め込むことにより、構 成されていることを特徴とする、請求項1または2のい ずれかに記載のコンデンサ内蔵多層基板。

## 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、例えば、多層セラミッ ク基板中に、コンデンサを内蔵させた、所謂コンデンサ 内蔵多層基板に関するものである。

#### [0002]

【従来の技術】従来、このようなコンデンサ内蔵多層基 板は、例えば図4に示すように構成されている。図4に おいて、コンデンサ内蔵多層基板1は、複数の絶縁体層 2a、2b及び2cの間に、全面に亘って誘電体層3を 30 挟み込むことにより、構成されている。

【0003】このコンデンサ内蔵多層基板1の上面及び 下面と、各絶緑体層2a,2b及び2cと誘電体層3の 間には、それぞれ所定の導電パターン等による電極部4 が形成されている。尚、図4(B)は図4(A)のコン デンサ部を拡大して示す図である。

[0004] このように構成されたコンデンサ内蔵多層 基板1によれば、各電極部4は、それぞれ所定の回路を 構成していると共に、各絶縁体層2a, 2b及び2cと 誘電体層3を上下に貫通するピアホール5を介して、互 40 電極部の間の領域のみ、誘電体層により形成されてい いに接続されている。これにより、基板1の全体が協働 して、回路を構成するようになっている。

【0005】ここで、この誘電体層3を介して互いに対 向するように、この誘電体層3の上面及び下面に接して 配設された電極は、その間に誘電体層3が存在すること から、それぞれコンデンサを構成するようになってい

【0006】図5は、従来のコンデンサ内蔵多層基板の 他の例を示しており、この場合、コンデンサ内蔵多層基 板10は、複数の絶縁体層2a, 2b及び2cの間に、

印刷法によって所定位置の誘電体層3を設けることによ り、構成されている。

1 .

#### [0007]

【発明が解決しようとする課題】しかしながら、このよ うに構成されたコンデンサ内蔵多層基板1,10におい ては、以下のような問題がある。

【0008】図4に示すコンデンサ内蔵多層基板1にお いては、図4 (B) に示すように、コンデンサ6は、互 いに対向する電極4a、4bにより構成されており、ま た他のコンデンサ7は、互いに対向する電極4c, 4d により構成されている。ところで、このコンデンサ6, 7を構成する誘電体層3は、全面に亘って一体に配設さ れていることから、各電極4aと4c, 4bと4dを互 いに接近させて配設すると、図4(B)にて点線で示す ように、互いに干渉することにより、クロストークが生 ずる等の質気的特性の劣化が生じてしまうことになる。 このため、各電極4aと4c, 4bと4dを互いに離し て配設すると、基板の高密度化や小型化が困難になって しまう。

【0009】また、絶縁体層2a, 2b, 2cの間に、 20 誘電体層3が全面に亘って配設されているので、異種材 料間の熱膨張率や焼成収縮率等を十分に考慮する必要が ある。さらには、この絶縁体層と誘電体層との密着性等 の信頼性も低下してしまうことになる。

【0010】次に、図5に示すコンデンサ内蔵多層基板 10の場合には、誘電体層3の印刷コストが比較的高く なってしまう。また、基板10の表面における平面性を 保持することが困難であるという問題があった。

【0011】本発明は、以上の点に鑑み、内蔵コンデン サが、互いに干渉するようなことなく、互いに接近して 配設され得るようにした、コンデンサ内蔵多層基板を提 供することを目的としている。

#### [0012]

【課題を解決するための手段】上記目的は、本発明によ れば、互いに積層された複数の絶縁体層及び少なくとも **ーつのコンデンサ構成層とから成り、各層の間及び上面** 及び下面に導電パターンによる電極部が備えられてい る、コンデンサ内蔵多層基板において、このコンデンサ 構成層が、少なくとも一つの互いに対向するコンデンサ て、他の領域が、絶縁体層により形成されており、上記 各誘電体層が、互いに絶縁層を介して絶縁されているコ ンデンサ内蔵多層基板により、達成される。

【0013】本発明によるコンデンサ内蔵多層基板は、 好ましくは、上記誘電体層が、上面または下面に電極を 付した小片プロックから構成されている。

【0014】さらに、本発明によるコンデンサ内蔵多層 基板は、好ましくは、上記コンデンサ構成層が、小片ブ ロック状の誘電体層を、絶縁体層中に埋め込むことによ 50 り、構成されている。

#### [0015]

**【作用】上記構成によれば、コンデンサ構成層における** 各内蔵コンデンサを構成する誘電体層が、このコンデン サ構成層の絶縁体層により包囲されている。従って、一 つの内蔵コンデンサは、他の内蔵コンデンサとの間で、 互いに干渉するようなことはなく、クロストークが生ず る等の電気的特性の劣化が生ずることはない。また、コ・ ンデンサ構成層は、誘電体層の領域を除いて、他の領域 は、すべて絶縁体層から形成されている。従って、その 収縮率等の差がほとんどないので、これらを考慮する必 要はない。さらに、このコンデンサ構成層と絶縁体層と の密着性は、良好である。

3

【0016】また、上記誘電体層が、上面または下面に 電極を付した小片プロックから構成されており、この小 片ブロック状の誘電体層を、絶縁体層中に埋め込むこと により、コンデンサ構成層が形成される場合には、この コンデンサ構成層が、比較的簡単な工程により、容易に 構成され得ることになり、従って、低コストで製造され 得ることになる。

#### [0017]

【実施例】以下、この発明の好適な実施例を図1乃至図 3を参照しながら、詳細に説明する。尚、以下に述べる 実施例は、本発明の好適な具体例であるから、技術的に 好ましい種々の限定が付されているが、本発明の範囲 は、以下の説明において特に本発明を限定する旨の記載

がない限り、これらの態様に限られるものではない。 【0018】図1は、本発明によるコンデンサ内蔵多層 基板の第一の実施例を示している。図1において、コン 絶縁体層11a、11b及び11cと、これらの間に挟 み込まれた、一つのコンデンサ構成層12とから構成さ れている。ここで、このコンデンサ内蔵多層基板20の 上面及び下面と、各絶緑体層11a.11b及び11c とコンデンサ構成層12の間には、それぞれ所定の導電 パターン等による電極部13が形成されている。さら に、各電極部13の一部は、各絶縁体層11a, 11b 及び11cと誘電体層12を上下に貫通するビアホール 14を介して、互いに接続されている。これにより、基 . 板全体が協働して、回路を構成するようになっている。 【0019】以上の構成は、図4に示した従来のコンデ

ンサ内蔵多層基板Ⅰと同様の構成であるが、本実施例に よるコンデンサ内蔵多層基板20においては、上記コン デンサ構成層12は、各コンデンサ15,16,17を 構成すべき電極部13a, 13bと、13c, 13d と、13e, 13fとの間の領域のみが、誘電体層12 a. 12b. 12cにより形成されており、他の領域 は、絶縁体層12dにより形成されている。

【0020】本実施例によるコンデンサ内蔵多層基板2 0は、以上のように構成されており、各コンデンサ1

5, 16, 17は、互いに絶縁体層12dによって電気 的に絶縁されることになる。従って、各コンデンサ1 5. 16, 17の相互間で、干渉が生ずるようなことは ないので、クロストーク等の電気的特性が向上され得る ことになる。また、各コンデンサ15,16,17は、 互いに接近して配設され得ることになり、基板全体の小 型化、高密度化が可能となる。

【0021】さらに、コンデンサ構成層12は、コンデ ンサ15, 16, 17の領域のみが、誘電体層12a, 上方または下方の絶縁体層との間に、熟膨張率や、焼成 10 12b, 12cにより形成され、他の領域は、絶縁体層 12 dにより形成されている。従って、絶縁体層 12 d 内にて、部分的に誘電体層12a, 12b, 12cが点 在することになる。これにより、このコンデンサ構成層 12とその上方または下方の絶縁体層11b,11cと の間に、熱膨張率や、焼成収縮率等の差がほとんどない ので、これらを考慮する必要はない。さらに、このコン デンサ構成層と絶縁体層との密着性は、良好であるの で、材料的な信頼性が向上され得ることになる。

> 【0022】さらに、コンデンサ15、16、17を構 20 成する誘電体層12a, 12b, 12cは、同じ厚さの 絶縁体層12dにより包囲されることにより、コンデン サ構成層12の全体が、均一の厚さに形成されている。 従って、基板20の全体の平面性が、十分に維持され得 ることになる。

【0023】図3は、本実施例によるコンデンサ内蔵多 層基板の製造工程を示している。図3(A)において、 絶縁体層として、例えばガラスセラミック等から成る4 枚のグリーンシート21、22、23、24と、誘電体 層として、例えば鉛系の高誘電率シート25を用意す デンサ内蔵多層基板20は、互いに積層された、複数の 30 る。ここで、先づ図3(B)に示すように、各グリーン シート21乃至24に対して、ピアホール14のパンチ を行なう。同時に、コンデンサ構成層となるべきグリー ンシート23に対しては、誘電体用挿入孔23aのパン チを行なう。

> 【0024】続いて、各ピアホール14を導電材料によ り充填する。その後、各グリーンシート21乃至24の 上面に、そして最下層となるグリーンシート24につい ては下面にも、電極部13を印刷して、乾燥させる。ま た、高誘電率シート25に対して、上面に電極部13を 印刷して、乾燥させる。

> 【0025】ここで、図3(C)に示すように、グリー ンシート24の上に、グリーンシート23を載置し、重 ね合わせる。また、高誘電率シート25を、パンチング により、上記グリーンシート23の誘電体用挿入孔23 aに対応した形状の小片プロックに分離する。

【0026】その後、図3(D)に示すように、この高 誘電率シート25の小片プロックを、グリーンシート2 4上に載置されたグリーンシート23の誘電体用挿入孔 23a内に、挿入する。続いて、図3(E)に示すよう 50 に、グリーンシート23の上に、グリーンシート22及

びグリーンシート21を順次に載置する。最後に、上方から加圧しながら、焼成することにより、図3(F)に示すように、コンデンサ内蔵多層基板20が完成することになる。

5

## [0027]

【発明の効果】以上述べたように、本発明によれば、各内蔵コンデンサの相互間で、干渉が生ずるようなことはなく、クロストーク等の電気的特性が向上され得ることになる。従って、各内蔵コンデンサは、互いに接近して配設され得ることになり、基板全体の小型化、高密度化 10 が可能となる。

# 【図面の簡単な説明】

【図1】本発明によるコンデンサ内蔵多層基板の一実施 例を示す概略断面図である。

【図2】図1のコンデンサ内蔵多層基板の誘電体層でG-G線に沿って切断した斜視図である。

【図3】図1のコンデンサ内蔵多層基板の製造工程を順次に示す工程図である。

【図4】従来のコンデンサ内蔵多層基板の一例の構成を 24 示す(A) 概略断面図及び(B) コンデンサの付近の拡 20 25

大断面図である。


【図 5】 従来のコンデンサ内蔵多層基板の他の例の構成を示す概略断面図である。

#### 【符号の説明】


コンデンサ内蔵多層基板 20 1 1 a 絶縁体層 11b 絶縁体層 絶縁体層 1 1 c コンデンサ構成層 12 12 a 誘電体層 12b 誘電体層 12c 誘電体層 絶縁体層 1 2 d 電極部 13 14 ピアホール 2 1 グリーンシート グリーンシート 22 グリーンシート 23

24 グリーンシート 25 高誘電率シート

【図1】



[図5]



[図2]

